IBM présente une puce de 1 nm comportant 100 milliards de transistors.

IBM a annoncé le 25 juin 2026 son procédé de fabrication « Nanostack » dont le nœud technologique descend à 0,7 nm, permettant de faire tenir 100 milliards de transistors sur une surface de la taille d’un ongle. Le 0,7 nm « Nanostack » peut délivrer jusqu’à 50 % de performances en plus ou profiter d’une efficacité énergétique jusqu’à 70 % supérieure, selon IBM.

Bien qu’il ne soit peut-être pas aussi en vue qu’Intel, TSMC ou Samsung, IBM possède un savoir-faire conséquent. Le géant américain a présenté le 25 juin 2026 son procédé de fabrication « Nanostack », qui atteint 0,7 nm.

Il est également important de noter qu’IBM ne fabrique pas de puces en grande quantité. L’entreprise développe des architectures puis transfère ses technologies à des fondeurs comme TSMC, Samsung ou Intel, ainsi qu’à des partenaires tels que le japonais Rapidus, qui utilise des technologies d’IBM pour démarrer sa production en 2 nm. IBM n’a pas encore divulgué comment le procédé « Nanostack » sera ultérieurement transféré à ces partenaires.

Cette innovation permet d’intégrer 100 milliards de transistors sur une surface équivalente à la taille d’un ongle, ce qui représente une densité de transistors deux fois supérieure à celle du procédé 2 nm présenté par IBM en 2021.

IBM à nouveau en tête de l’innovation

Pour atteindre ce résultat avant ses concurrents, IBM a recours à une technologie d’empilement fondée sur le principe des « nanosheets », une méthode que la société utilisait déjà en 2021. À l’époque, IBM affirmait être capable de fournir jusqu’à 45 % de performances supplémentaires et une efficacité énergétique améliorée de 75 % par rapport aux solutions 7 nm alors dominantes.

IBM a précisé que la technologie « Nanostack » constituait en réalité une avancée de la technologie « Nanosheet », qui consiste à empiler verticalement les transistors et à les décaler pour en incorporer davantage sur une même puce.

Pour y parvenir, tout en restant vague, IBM a mentionné avoir développé « une nouvelle technique permettant d’assembler deux wafers afin de créer une nouvelle structure multicouche ».

En comparaison avec sa solution précédente de 2 nm, le procédé 0,7 nm « Nanostack » peut offrir jusqu’à 50 % de performances supplémentaires ou bénéficier d’une efficacité énergétique jusqu’à 70 % supérieure, selon IBM.

Un aspect crucial à retenir est qu’il s’agit actuellement d’un prototype de recherche, et non d’une puce destinée à la commercialisation. IBM escompte une mise en production dans environ cinq ans et reconnait que son procédé 2 nm de 2021 n’en est qu’à présent à un stade proche de la production de masse, cinq ans plus tard.

Avec cette technologie, le géant américain se concentre en priorité sur l’IA. Selon les estimations d’IBM, un accélérateur d’IA utilisant son procédé 0,7 nm pourrait atteindre environ 9 000 TOPS (milliers de milliards d’opérations par seconde), contre environ 1 500 TOPS pour les accélérateurs d’IA actuels, soit un potentiel multiplié par six. Cela permettrait, sur le papier, de réduire le temps d’entraînement d’un grand modèle de langage (LLM) de trois mois à quelques semaines.